SiC MOSFET在SST中的角色、应用与制造

入口：有源整流与SiC MOSFET学习区
上一专题：有源整流与二极管整流
公司审计：阳光电源SST技术与商业化验证

先给结论

SiC MOSFET是高速、高耐压的受控功率开关，不是SST本身。 在典型两级隔离型SST中，它可能出现在中压有源整流/级联功率单元、一次高频逆变桥、二次有源桥或同步整流三个位置。SiC较高的临界击穿场和较低的高压开关损耗，使设计者能在较高电压、较高频率下工作，从而缩小磁性元件和滤波器；但更快的dv/dt、di/dt会放大寄生参数、EMI、绝缘、栅极驱动和短路保护难题。“用了SiC”只是器件选型起点，不是整机效率、可靠性或商业领先的充分条件。

一、MOSFET到底是什么

MOSFET全称是 Metal-Oxide-Semiconductor Field-Effect Transistor，金属—氧化物—半导体场效应晶体管。把它先当成一个由门极电压控制的高速电力开关：

Gate（G，栅极）：控制端，理想稳态几乎不持续吸取直流电流，但每次开关都要给栅极电荷充放电；
Drain（D，漏极） 与 Source（S，源极）：主功率电流路径；
栅极电压超过一定条件时，半导体表面形成导电沟道，D-S之间导通；
栅极电压撤掉时，沟道关断，器件阻断电压；
功率MOSFET通常还有本征体二极管，换流时其反向恢复和损耗也要考虑。

不是“零损耗开关”

MOSFET主要损耗可先拆成：

P_{t o t a l} = P_{co n d} + P_{s w} + P_{g a t e} + P_{o t h er}

导通损耗的第一层近似：

P_{co n d} \approx I_{r m s}^{2} R_{D S (o n)}

硬开关下，开关损耗的粗略直觉：

P_{s w} \approx \frac{1}{2} V I (t_{r} + t_{f}) f_{s w}

这不是精确器件模型，但能说明：

导通电阻越大、RMS电流越高，导通损耗越大；
开通/关断重叠时间越长、电压电流越高、频率越高，开关损耗越大；
SiC能显著降低某些高压、高频工况的开关损耗，但频率继续上升仍会增加总开关次数；
不能说“频率越高，效率越高”。正确说法是：SiC给设计者更高的可用频率窗口，设计者用这部分窗口交换磁件体积、效率、成本和EMI。

二、SiC和“普通硅”有什么不同

SiC是碳化硅材料体系；功率器件最常见的是4H-SiC。和硅相比，它的关键不是“更硬”三个字，而是以下材料属性的组合：

更宽的禁带：本征载流子更难被热激发，有利于更高温和更低漏电；
更高的临界击穿电场：阻断同样高电压时，漂移区可以做得更薄、掺杂更高，从而降低高压单极器件的导通电阻；
较好的热导率：芯片产生的热更容易传出，但结到环境的最终热阻仍受焊层、基板、封装、散热器和冷却系统限制；
较高的载流子饱和速度和较低电荷/电容潜力：有利于快速开关。

由材料到系统的因果链是：

flowchart LR
    M["SiC材料<br/>高临界电场、宽禁带"] --> D["高压MOSFET<br/>更薄漂移层/更低电荷"]
    D --> S["更低的开关损耗<br/>更快开关沿"]
    S --> F["允许更高开关频率"]
    F --> P["磁性元件与滤波器<br/>有机会缩小"]
    P --> PD["功率密度提升<br/>系统体积下降"]
    S --> R["dv/dt、di/dt上升"]
    R --> EMI["EMI、绝缘、寄生参数<br/>与保护更难"]

注意每个箭头都写的是“有机会”或“允许”，不是自动兑现。若磁芯、绕组、封装、母排和冷却没跟上，器件的材料优势可能被系统损耗与可靠性问题吃掉。

三、SiC MOSFET在SST的三个位置

以下是典型两级隔离型SST的教学框图，不代表任何厂商已经披露的内部电路：

flowchart LR
    MV["10–13.8kV<br/>三相AC"] --> L["中压电抗/滤波"]
    L --> R["① 中压有源整流<br/>CHB/MMC功率单元"]
    R --> DC["模块DC-link"]
    DC --> PRI["② 一次高频逆变桥"]
    PRI --> HFT["高频隔离变压器"]
    HFT --> SEC["③ 二次有源桥<br/>或同步整流"]
    SEC --> BUS["800VDC母线"]

位置①：中压有源整流/级联功率单元

器件任务：

用PWM控制从三相中压电网吸取的电流；
调节每个模块DC-link电压与能量平衡；
改善PF、THD并管理无功；
在系统允许时实现双向有功；
快速限制过流或闭锁故障单元。

为什么可能用SiC：

中压系统需要高阻断电压；
更快开关可以降低输入滤波和单元磁件需求；
较低开关损耗有利于高功率密度。

但不一定“每只器件直接承受10–13.8kV”。CHB或MMC把多个功率单元串联，每个器件承受的电压由拓扑、调制、冗余和瞬态均压决定。商业器件可以是1.2kV、1.7kV、3.3kV等等级，也可能采用更高压SiC模块；没有单线图和BOM就不能猜。

位置②：一次高频逆变桥

器件任务：

把模块直流电压切换成数kHz至数十kHz甚至更高频率的交流方波/准方波；
驱动高频变压器完成隔离和变比；
在DAB、CLLC等拓扑中，通过移相或频率控制调节功率；
尽可能利用ZVS/ZCS等软开关降低开关损耗。

这是SiC最能体现系统价值的位置之一：开关频率提高后，高频变压器单位周期需要传递的能量下降，磁芯截面积和绕组体积有机会减小。但频率上升会增加磁芯损耗、绕组趋肤/邻近效应、漏感、电容耦合和局放风险。

位置③：二次有源桥或同步整流

器件任务：

把高频变压器二次侧交流转换成800VDC；
若采用双有源桥，二次侧也主动开关，支持双向功率和软开关；
若是同步整流，用受控MOSFET代替纯二极管以降低某些工况的压降损耗。

这里的器件选型由800V母线电压、模块电流、软开关范围和成本决定，不保证和中压级使用相同的电压等级、芯片或封装。

“三个位置”是功能位置，不是三种SST

SST仍是一个系统。不同拓扑可能合并某些变换级、改变器件数量或不用SiC覆盖全部位置。不能把“10kV→800V”和“800V→50V”叫成两种SiC SST；后者通常是机架power shelf/DC-DC。

四、SiC、硅MOSFET和IGBT怎么选

维度	硅MOSFET	硅IGBT	SiC MOSFET
基本导通机制	多数载流子单极器件	MOS栅控制的双极导电	多数载流子单极器件
常见优势区	较低电压、高频、成本成熟	高电压、大电流、中低开关频率	中高电压、高频、高功率密度
导通特性	近似 `I²Rds(on)`；高压时漂移区电阻上升明显	近似饱和压降×电流，重载有优势	高压下可实现较低Rds(on)，但温度升高会变化
关断特性	快，无IGBT尾电流	存储电荷造成尾电流，关断损耗较高	快，开关能量通常显著低于同级IGBT
体二极管/换流	类型不同，需看Qg/Qrr	通常配反并联二极管	本征二极管可用，但压降、Qrr和可靠性仍需设计
开关频率	低压可很高	通常较低	高压下可更高，但受系统寄生/EMI限制
短路窗口	取决于产品与工作点	许多驱动应用器件设计为较长短路耐受	常比IGBT更苛刻；必须查具体数据表
驱动/布局	成熟	成熟，DESAT体系常见	更敏感于栅压、米勒误导通、共源电感和超快保护
成本	低压成熟	高功率成熟、成本有优势	芯片/模块通常更贵，系统降本需靠磁件、冷却、体积等兑现

不能用一张表代替选型

真正选型至少要看：

阻断电压与瞬态裕量；
额定电流、RMS电流、峰值/短路电流；
Rds(on) 随结温变化；
开通/关断能量 Eon/Eoff；
栅极电荷、米勒平台、阈值和允许栅压；
输出电容 Coss、反向恢复电荷 Qrr；
热阻、结温、功率循环和封装寿命；
软开关是否能覆盖全负载范围；
短路耐受、雪崩能力及保护延时；
供应商质量、一致性、交付与成本。

Infineon某款1200V CoolSiC G2器件数据表给出2μs短路耐受，并列出UPS、储能、充电和光伏应用；这只能证明“某个具体器件有该额定值”，不能写成“所有SiC都是2μs”。Infineon栅极驱动应用说明给出的CoolSiC约2–3μs窗口同样强调必须快速检测和关断。

五、为什么高频可以让SST变小

1. 变压器的第一层关系

对理想方波激励，高频变压器的伏秒关系可以用近似式理解：

V \propto f N A_{e} Δ B

f：开关/磁通变化频率；
N：匝数；
Ae：磁芯有效截面积；
ΔB：磁通密度摆幅。

在电压和允许磁通密度不变时，提高频率可以减少匝数或磁芯截面积，因此工频大铁芯有机会换成中高频小磁芯。

2. 电感和电容也可缩小

同样允许电流纹波下，提高开关频率可以降低所需电感；
同样允许电压纹波下，提高能量补充频率可以降低部分电容量；
更小的磁件和滤波器有助于提高功率密度，缩短电力路径。

3. 为什么不能无限加频率

开关损耗通常随频率增加；
磁芯损耗随频率和磁通摆幅非线性变化；
绕组趋肤效应和邻近效应增大AC电阻；
高频变压器层间/匝间寄生电容增加共模电流；
dv/dt加大绝缘电场应力和局放风险；
母排、封装和驱动回路的几纳亨寄生电感也会形成明显过压；
EMI滤波、屏蔽和测试会占回被省下的体积。

所以真正高水平的SST不是“买到SiC芯片”，而是器件、拓扑、软开关、磁件、绝缘、母排、冷却、控制和保护协同优化。

六、SiC带来的六类新增风险

1. 栅极驱动

SiC开关速度快、栅电荷小，对门极回路寄生电感和共源电感敏感。常见工程问题包括：

米勒电容导致桥臂另一只器件误导通；
正/负栅压和阈值裕量不足；
驱动电源隔离和高共模瞬变抗扰度不足；
开通/关断电阻、主动米勒钳位与软关断取舍；
驱动器与功率模块距离、Kelvin源极和布局不当。

2. dv/dt、di/dt和过冲

寄生电感上的过压近似为：

V_{o v er s h oo t} = L_{s t r a y} \frac{d i}{d t}

开得越快，同样几纳亨寄生电感也可能产生很大过冲。工程上往往需要降低寄生、优化叠层母排、增加吸收回路或适度放慢开关沿，而不是永远追求器件数据表的最快速度。

3. EMI和共模电流

高dv/dt经变压器绕组间、散热器、机壳和地之间的寄生电容形成共模电流。它可能影响：

EMC合规；
控制和通信误码；
绝缘监测；
传感器与驱动器误动作；
下游负载和接地系统。

4. 短路耐受

SiC MOSFET在某些设计中短路电流可以快速升到额定电流的多倍，芯片活性区迅速发热。具体耐受时间完全依赖器件、栅压、母线电压、结温和封装。保护链必须包括：

快速检测 → 硬件判据 → 受控关断/软关断 → 防过压 → 故障锁存 → 能量隔离

检测过快会受开通尖峰干扰，检测过慢又可能烧毁器件；这是SiC门极驱动和SST选择性保护的核心矛盾之一。

5. 栅氧与阈值可靠性

SiC/SiO₂界面缺陷密度、栅氧电场和长期偏压温度应力会影响阈值与可靠性。厂商必须通过器件结构、氧化/退火、界面钝化、筛选和额定设计控制，而系统厂商也不能越过数据表栅压与结温边界。

6. 封装和热循环

芯片能承受更高结温，不代表模块可长期在极限温度工作。焊层/银烧结层、键合线/铜夹、陶瓷基板、端子和灌封材料会承受：

功率循环导致的热机械疲劳；
不同材料热膨胀系数失配；
高电场下的局放与爬电；
冷却流道堵塞、腐蚀或泄漏；
多芯片并联的电流和温度不均。

七、SiC MOSFET还能用在哪里

mindmap
  root((SiC MOSFET))
    交通电气化
      电动车主驱逆变器
      车载充电机OBC
      高压DC-DC
      快充桩
      轨交牵引
    新能源与电网
      光伏逆变器
      储能PCS
      风电变流
      中压变流器
      固态变压器SST
      固态断路器
    工业
      高效电机驱动
      焊机
      感应加热
      航空电源
      脉冲电源
    数据中心
      UPS
      800V高压DC-DC
      服务器PSU/PFC
      直流配电保护

应用选择背后的共同逻辑

SiC通常在下面的交集里更有价值：

电压较高；
开关频率或功率密度要求高；
效率影响散热器、电池、机柜或系统价值；
空间/重量昂贵；
运行小时长，节能能抵消较高器件成本。

它未必适合所有位置：极低电压服务器板级供电常由硅MOSFET或GaN占优；非常低频、超大电流且成本敏感的场景，IGBT或其他器件仍可能更合算；固态断路器还可能选用强调故障鲁棒性的SiC JFET等器件。

八、SiC MOSFET是怎么生产出来的

从“沙子”直接跳到“芯片”会漏掉真正壁垒。功率SiC产业至少分成衬底、外延、晶圆制造和功率模块四层。

flowchart LR
    A["1 高纯SiC源料/粉料"] --> B["2 PVT晶体生长<br/>籽晶上长4H-SiC晶锭"]
    B --> C["3 晶锭检测、定向<br/>切片、磨削、抛光"]
    C --> D["4 CVD外延<br/>生长低缺陷漂移层"]
    D --> E["5 器件前道<br/>光刻、刻蚀、离子注入"]
    E --> F["6 激活退火<br/>栅氧/界面、金属化"]
    F --> G["7 背面加工<br/>晶圆电测、切割"]
    G --> H["8 封装/功率模块<br/>烧结、键合、基板、冷却"]
    H --> I["9 成品测试<br/>静态、动态、可靠性"]

第1步：高纯源料

高纯硅源和碳源合成SiC原料/粉料，杂质和掺杂控制会影响后续晶体电阻率与缺陷。功率器件需要的是半导体级材料，不是工业磨料级碳化硅。

第2步：PVT晶体生长

主流量产衬底通常使用物理气相传输（PVT，也称升华法）：

在石墨热场中把SiC源料加热到约2000°C以上的高温区；
SiC不是像硅那样直接形成稳定熔体拉晶，而是升华成含Si/C的气相组分；
气相在温度较低的4H-SiC籽晶表面重新结晶；
数天至更长时间逐步长成晶锭。

核心难点：

温度场和气相传输难以直接观察和精确控制；
要稳定保持4H晶型，避免多型夹杂；
微管、螺位错、基面位错、堆垛层错等缺陷影响良率和可靠性；
晶体硬、脆、长速慢，扩大到200mm时热场、应力和翘曲更难；
生长炉产能、单炉合格晶锭率和可用面积共同决定成本。

第3步：晶锭到抛光衬底

晶锭需要：

X射线定向和缺陷检测；
去头尾、外圆加工；
金刚石线锯或激光等方式切片；
倒角、研磨、减薄和化学机械抛光（CMP）；
清洗和表面缺陷检测。

SiC硬度高、脆性大，切割慢、刀缝损耗和亚表面损伤都会吃掉昂贵晶体。DOE曾资助以激光从晶锭制片的方案，目标就是提高相对线锯的吞吐和材料利用率。

第4步：CVD外延

功率MOSFET不会只在高掺杂衬底上直接完成高压漂移区。通常在抛光的n+ 4H-SiC衬底上，用高温化学气相沉积（CVD）同质外延出低掺杂、厚度受控的n型漂移层：

漂移层越厚、掺杂越低，阻断电压潜力通常越高，但导通电阻也会上升；
需要控制厚度、掺杂均匀性、表面形貌和外延缺陷；
衬底缺陷可能传播到外延，外延本身也可能产生新缺陷；
中高压器件需要更厚外延，生长时间和缺陷控制更难。

第5步：器件前道——在晶圆上画出MOSFET

典型垂直SiC MOSFET需要多轮：

薄膜沉积；
光刻定义图形；
干法刻蚀平面或沟槽结构；
离子注入形成p-body、n+ source、结终端和其他掺杂区；
去胶、清洗、介质层和接触孔加工。

SiC中掺杂原子扩散很慢，因此主要依赖离子注入。注入会破坏晶格，需要高温激活退火；NREL指出传统高温铝注入和激活过程能耗、成本高，并可能引入影响体二极管的基面位错，这正是制造研究的重点。

第6步：栅氧、界面和金属化

MOSFET的栅极要在SiC表面形成SiO₂或相关介质，并控制SiC/SiO₂界面缺陷：

界面陷阱会捕获载流子，降低沟道迁移率并影响阈值；
氧化、退火和氮化等界面处理是长期可靠性的核心；
源极、栅极和终端金属需要低接触电阻与高温稳定性；
晶圆背面通常形成漏极欧姆接触并做金属化。

第7步：晶圆电测与切割

在切割前做晶圆级静态电测，筛掉漏电、击穿、阈值或导通电阻异常的裸芯。随后使用金刚石切割或激光工艺分割die。缺陷密度相同时，芯片面积越大，单颗遇到致命缺陷的概率越高，因此大电流芯片良率尤其敏感。

第8步：封装与功率模块

裸芯不能直接装进3MW SST。它需要：

焊料或银烧结把芯片固定到陶瓷覆铜基板；
铝线/铜线键合，或铜夹、平面互连；
DBC/AMB陶瓷基板承担电气绝缘与散热；
低电感母排、端子、栅极驱动接口；
灌封、凝胶、壳体、底板和风冷/液冷界面；
多芯片并联时进行静态与动态均流设计。

SiC开关快，因此封装寄生电感不只是“机械问题”，会直接决定过压、振荡和可用开关速度。NREL的先进SiC功率模块研究把降低寄生电感和双面冷却作为系统价值重点。

第9步：测试与可靠性筛选

至少包括：

静态：击穿电压、漏电、阈值、Rds(on)、体二极管；
动态：双脉冲Eon/Eoff、Qrr、短路、雪崩、开关过冲；
热：热阻、功率循环、温度循环；
可靠性：高温栅偏、高温反偏、湿热、机械与绝缘；
模块/整机：局放、耐压、EMC、效率曲线、故障与寿命。

晶圆合格不等于模块合格，模块合格也不等于SST整机通过五个九可用性验证。

九、制造环节与投资壁垒

环节	产物	核心设备/工艺	主要难点	应跟踪的指标
高纯原料	SiC源料	合成、纯化、掺杂	杂质与批次一致性	纯度、成本、供应稳定性
PVT长晶	4H-SiC晶锭	长晶炉、石墨热场、籽晶	缺陷、晶型、长速、热场	合格晶锭率、缺陷密度、长晶周期
切磨抛	衬底晶圆	线锯/激光、研磨、CMP	材料损耗、裂纹、翘曲、表面损伤	可用面积、厚度/TTV、翘曲、表面缺陷
外延	SiC外延片	高温CVD、在线计量	厚度/掺杂均匀性、缺陷复制	外延缺陷、均匀性、单位面积成本
器件前道	MOSFET晶圆	光刻、刻蚀、注入、退火	沟槽损伤、激活、终端、栅氧界面	芯片良率、Rds(on)、漏电、击穿分布
封装模块	功率模块	烧结、键合、AMB/DBC、灌封	低电感、散热、绝缘、热循环	模块良率、寄生电感、热阻、功率循环
系统应用	SST/PCS/逆变器	驱动、磁件、控制、保护	EMI、局放、短路、并联均流	整机效率、PF/THD、故障试验、现场寿命

产业研究不能只数产能

宣布“多少万片衬底产能”不等于可用于高压MOSFET的合格外延片和器件出货。至少区分：

规划产能、装机产能、爬坡产能、合格产能；
150mm与200mm；
导电型衬底与半绝缘衬底；
衬底、外延、裸芯、分立器件、功率模块；
车规/工业认证和普通样品；
内部自用与对外销售；
晶圆面积利用率与最终芯片良率。

对阳光电源而言，关键不是它是否自产SiC晶圆，而是：能否稳定取得合格器件、能否把器件优势做成整机性能、供应商替换是否需要重认证、质保和失效率最终由谁承担。

十、阳光EnerNeo的证据边界

截至2026-07-27可以确认

公司正式产品资料披露EnerNeo为3MW级、10–13.8kV AC输入、800VDC输出，并给出98.5%峰值效率、功率密度和冗余等整机主张；
阳光在AIDC热点之前已有35kV/6MW SST型光伏逆变器研发记录；
公司具备逆变器、储能PCS、中压变流和系统集成的相关能力基础。

截至2026-07-27仍不能确认

器件级问题	当前状态	需要的证据
EnerNeo是否使用SiC MOSFET	未确认	完整数据手册、专利实施例、BOM/供应商或拆机
哪一级使用SiC	未确认	内部单线图、功率单元拓扑
器件耐压和电流等级	未确认	器件型号、模块数据表
SiC供应商	未确认	采购、认证清单、供应商交叉披露
单器件/单元开关频率	未确认	控制和磁件设计资料、测试报告
Rds(on)、Eon/Eoff与结温边界	未确认	器件/模块数据表与选型工况
栅极驱动与短路保护	未确认	驱动框图、DESAT/过流时间和双脉冲/短路试验
封装、母排和冷却	部分整机披露，模块级未确认	模块结构、热阻、功率循环与冷却设计
SiC给整机带来的净收益	未确认	同边界Si/IGBT基线、全负载效率、体积和成本对比

禁止的推理

EnerNeo功率密度高 → 一定用了SiC → SiC先进 → 阳光SST全球领先。这条链每个箭头都需要独立证据。即使最终确认采用SiC，也仍需验证拓扑、磁件、保护、寿命、成本和商业运行。

十一、五道闭卷题

题1：SiC MOSFET为什么适合高压、高频，但不是“没有损耗”？

答案

高临界电场使高压漂移区可以更薄、掺杂更高，快速多数载流子开关降低高压开关损耗；但仍有Rds(on)导通损耗、Coss/Qrr、栅极驱动、死区、封装和磁件损耗，频率上升仍增加每秒开关次数。

题2：在典型两级SST中，SiC可能出现在哪三个位置？

答案

中压有源整流/级联单元、一次高频逆变桥、二次有源桥或同步整流。不同位置可能使用不同耐压、电流等级和封装，也可能不全部采用SiC。

题3：为什么开关频率提高会让高频变压器变小，又让绝缘变难？

答案

伏秒关系允许在更高频率下减少匝数或磁芯截面积；但高dv/dt经绕组寄生电容产生共模电流，匝间/层间场强、局放、趋肤效应和高频损耗上升，绝缘与EMI设计更难。

题4：SiC制造的三处材料难点是什么？

答案

PVT长晶的晶型与位错缺陷、外延厚度/掺杂/缺陷控制、SiC/SiO₂栅氧界面和高温离子注入激活；封装的寄生与热循环也是器件能否落地的系统难点。

题5：确认EnerNeo使用SiC以后，是否足以判断阳光有技术壁垒？

答案

不足。SiC可以采购。壁垒要看器件选型、拓扑、驱动、软开关、磁件、绝缘、冷却、控制、故障保护、量产一致性、认证、现场运行与成本共同形成的整机能力。

十二、事实边界与来源日志

结论	证据类别	主要来源	局限
SiC的高临界电场、热导率与高速特性支持高功率应用	直接	Infineon《CoolSiC 1200V MOSFET》	厂商自家器件体系；不同代际参数不同
SiC可用于太阳能、EV充电、UPS和储能	直接	Infineon 1200V器件数据表	应用列表不代表所有场景经济性
CoolSiC短路检测需很快，文档示例约2–3μs	直接	Infineon SiC栅极驱动应用说明	只适用于相应CoolSiC条件，不是行业固定值
中压SiC功率电子可用于SST及中压到DC变换	直接	NREL中压功率电子研究	研究方向不等于商业产品成熟
SiC器件制造涉及高温注入/激活、基面位错与晶圆翘曲难题	直接	NREL SiC晶圆制造	国家实验室研究页，不含厂商完整配方
主流SiC衬底使用PVT从源料升华并在籽晶重结晶	直接	SICC SiC晶体与晶圆工艺	衬底厂商概述，温度/时间依设备配方变化
激光制片研发旨在降低线锯成本、提高吞吐	直接	DOE SiC晶圆制造项目	研发项目目标，不代表路线已全面量产替代
宽禁带器件的系统价值需拓扑、控制、封装共同优化	直接	ARPA-E CIRCUITS项目说明	项目框架，不给具体产品性能
EnerNeo具体SiC配置	未确认	阳光EnerNeo产品页未披露	本页所有SST器件内容均是通用机理

建立：2026-07-27｜本页目标：从“SiC很快”升级为“材料—器件—拓扑—磁件—保护—制造—公司证据”的完整因果链

Lauren 投资研究

探索

SiC MOSFET在SST中的角色、应用与制造

SiC MOSFET在SST中的角色、应用与制造

一、MOSFET到底是什么

不是“零损耗开关”

二、SiC和“普通硅”有什么不同

三、SiC MOSFET在SST的三个位置

位置①：中压有源整流/级联功率单元

位置②：一次高频逆变桥

位置③：二次有源桥或同步整流

四、SiC、硅MOSFET和IGBT怎么选

不能用一张表代替选型

五、为什么高频可以让SST变小

1. 变压器的第一层关系

2. 电感和电容也可缩小

3. 为什么不能无限加频率

六、SiC带来的六类新增风险

1. 栅极驱动

2. dv/dt、di/dt和过冲

3. EMI和共模电流

4. 短路耐受

5. 栅氧与阈值可靠性

6. 封装和热循环

七、SiC MOSFET还能用在哪里

应用选择背后的共同逻辑

八、SiC MOSFET是怎么生产出来的

第1步：高纯源料

第2步：PVT晶体生长

第3步：晶锭到抛光衬底

第4步：CVD外延

第5步：器件前道——在晶圆上画出MOSFET

第6步：栅氧、界面和金属化

第7步：晶圆电测与切割

第8步：封装与功率模块

第9步：测试与可靠性筛选

九、制造环节与投资壁垒

产业研究不能只数产能

十、阳光EnerNeo的证据边界

截至2026-07-27可以确认

截至2026-07-27仍不能确认

十一、五道闭卷题

题1：SiC MOSFET为什么适合高压、高频，但不是“没有损耗”？

题2：在典型两级SST中，SiC可能出现在哪三个位置？

题3：为什么开关频率提高会让高频变压器变小，又让绝缘变难？

题4：SiC制造的三处材料难点是什么？

题5：确认EnerNeo使用SiC以后，是否足以判断阳光有技术壁垒？

十二、事实边界与来源日志

关系图谱

目录

反向链接